2010-08-11
建構強而有力的矽使用經驗SoC Summit高峰論壇分享產業趨勢
2010/08/11-吳馥羽
半導體製程技術發展正值對40奈米製程火力全開、並向28奈米挺進之際，系統單晶片(System on Chip; SoC)設計愈見複雜；同時，終端產品之設計將由多媒體使用經驗所驅動，也促使了多媒體應用推動SoC走向新的階段。延續自2006年起舉辦的ConfigCon和MediaXpo研討會，2010年7月27日於台北六福皇宮舉辦的SoC Summit 2010高峰論壇，會中廣泛討論下一世代SoC系統設計需求。
經過多時籌畫，今年高峰論壇邀請到包括Virage Logic、力旺電子、台積電、Arteris、Dolby、捷碼科技(Magma Design Automation)、明導國際(Mentor Graphics)、聯電、ChipEstimate、芯網 (Sonics)、MIPI聯盟、全球半導體聯盟(GSA)等國內外半導體供應鏈廠商與協會，展示最新技術與解決方案，並與上百位與會者交流、分享SoC產業趨勢。
段標：面對SoC複雜性的挑戰
目前市場上有許多熱門的產品領域，如手機、數位電視、平板電腦等，正面臨割喉式的激烈競爭。Virage Logic總裁暨執行長Alex Shubat分析表示，誰能更早將產品推出市場，意味著獲利的空間就愈大；若能提供更強大且獨特的功能，則競爭者要跨越的門檻也愈大，進而拉長了先進者高獲利的時間。
「不過，今日電子產品的設計難度不斷提升，尤其是SoC的複雜度愈來愈高，使得設計開發的成本與時程不降反升。」Alex表示，SoC晶片已是電子產品能否成功的關鍵，而其開發上卻面臨來自市場、營運與技術上的重大挑戰。
為了搶佔市場，SoC晶片必須縮短開發時程、具備量產能力和市場競爭力，但事實上隨著複雜度的提升，使得SoC的研發及一次性工程(Non-Recurring Engineering, NRE)成本持續攀升。相較於過去0.25微米的製程，進入65奈米製程時的研發成本已提升了10倍，而45奈米更增加了近12倍，晶片業者動輒需投入5,000萬至7,000萬美元的研發成本，才能讓1顆晶片上市。
剖析今日的SoC，其內部的處理器核心數目不斷增加、嵌入式RAM記憶體的容量已達Megabit等級、介面速度達Gigabit等級，同時切分為多重時脈與電源區域，並採用先進的製程材料；不僅如此，從系統面來看，還得考慮微控制器、微處理器、DSP，軟體/硬體、數位/類比IP、晶片上匯流排等架構配置，使得SoC晶片設計愈來愈高深難懂。
