2011/12/16

 

全球半導體設計製造軟體暨IP領導廠商新思科技(Synopsys)與彈性客製化IC領導廠商創意電子(GUC)今日宣布，創意電子採用新思科技Galaxy實作平台(Implementation Platform)中的關鍵工具IC Compiler，讓ARM Cortex-A9 MPCore雙核心處理器達到超過1GHz頻率效能。新思科技的高效能Galaxy設計實作解決方案，能以最低功耗達到超過1GHz頻率的效能，同時降低設計時程的風險。

創意電子總經理賴俊豪表示，身為彈性客製化IC領導廠商，創意電子服務的客戶需要面對競爭激烈的智慧電子產品市場。對客戶而言，效能、功耗和上市時程是勝出的關鍵，而利用新思科技的先進工具技術，結合創意電子在先進製程和低功耗設計上的專業能力，得以強化服務並滿足客戶需求。

創意電子設計服務處長李宏俊表示，設計高階處理器時，在提高操作頻率上，面臨許多挑戰，而促使創意電子採用IC Compiler。搭配新思科技Design Compiler的拓樸繪圖技術(topographical)，IC Compiler的快速設計收斂功能可協助達成目標頻率並及時投片，在40奈米及28奈米高階處理器實體化上，創以電子已經統一採行IC Compiler解決方案。

即將應用於高階數位電視晶片的雙核心、500萬邏輯閘的ARM Cortex-A9處理器，是採用台積電40奈米低功耗製程，在未使用超電壓(overdrive voltage)的情況下，變異最大製程條件(worst process corner)的操作頻率仍可達到1GHz，而一般製程條件則可達1.3GHz。

創意電子使用新思科技Galaxy實作方法論，克服了為達到上述工作頻率與功耗水準所衍生的設計挑戰，其中包括：高效能設計深受記憶體擺設位置的影響，常使得記憶體與處理器之間所需的資料存取時間很難達到預期頻率；為達到較佳頻率與可繞線度(routability)，使用暫存器庫(register bank)時必須仰賴結構性置放技術的支援；當晶片使用率超過80%時，必須從一開始就考量時序(timing)與繞線壅塞(congestion)，並整合設計綜合(synthesis)到布局與佈線(place and route)所有步驟；時脈偏離(skew)與延遲(latency)仰賴良好的時脈分配網絡。

創意電子的Galaxy實作流程重點包括：透過Design Compiler拓樸繪圖技術為IC Compiler實體實作(physical implementation)創造較佳的初始網表(netlist)；利用IC Compiler之邏輯閘放置設計規劃技術及實體資料路徑技術，達成最佳的暫存器庫置放；使用PrimeTime達成實作與靜態時序分析(static timing analysis)間的緊密關聯性，以達到高效能、低功耗及符合預期的結果。

新思科技設計實作事業群資深副總裁暨總經理Antun Domic表示，就高效能處理器設計而言，新思科技的IC Compiler是業界廣為認可的使用工具。新思科技持續不斷的精進優化以提供高工作頻率、同時消耗最低功耗的技術。此次與創意電子的合作，在投片過程中成功地達到超過1GHz頻率的效能，顯見技術帶來致勝的結果。