益華Signoff為意法半導體創造上市時間優勢
2012/10/29-陳妍蓁 全球電子設計創新領導廠商益華電腦(Cadence Design Systems, Inc.)宣布,為各式各樣電子應用的客戶們提供服務的全球半導體領導廠商意法半導體(STMicroelectronics)運用Cadence signoff解決方案,縮短了好幾個星期的28奈米系統晶片(SoC)設計時間。遵循Cadence RTL-to-GDSII流程,ST部署了Cadence signoff技術以提升品質和生產力,同時縮短先進SoC試產的前置時間。
意法半導體(STMicroelectronics)一致化平台事業部研發協理Thierry Bauchon表示:「Cadence signoff解決方案讓我們的開發時間表縮短了好幾個星期。例如,我們才能夠在24小時裡,修正同時發生在這個設計的60多種模式(mode-corner)組合中的數千個時序衝突(holdtime violations),其中包含了2,000多萬個邏輯單元——若運用舊有的signoff技術就必須耗費好幾個星期的時間。」
ST善用Cadence Encounter Timing System與Cadence QRC Extraction的整合,搭配Encounter Digital Implementation(EDI) System,達成了縮短試產前置時間的優勢。
在28奈米以下的製程,因為更小的電路裝置(drawn devices)而導致的更多時序衝突,必須提高signoff所需製程邊界(process corners)的數量,以確保晶片正常運作。Encounter Timing System獨家提供周延的、涵蓋整體設計流程、具實體意識、多重模式、多重邊界(MMMC)分析,與工程變更命令(ECOs),乃至最終的signoff。ST特別推崇在時序最佳化時瞭解單元佈線的能力,還有分配眾多模式與邊界以供分析的能力,堪稱為提升ECO品質與最終設計收斂的週轉時間的關鍵。
Cadence益華電腦晶片實現事業群資深副總裁徐季平博士表示:「我們很樂於與ST意法半導體等技術創新廠商合作,也致力於持續提供最佳而且最高生產力的技術、工具和流程,幫助客戶完成工作。對複雜的、MMMC、28奈米設計與ECO而言,完善整合的Cadence signoff解決方案獨家具備協助實現卓越晶片品質、設計人員生產力並且縮短上市前置時間的能力,讓客戶印象深刻!」
DIGITIMES中文網 原文網址: 益華Signoff為意法半導體創造上市時間優勢 http://www.digitimes.com.tw/tw/dt/n/shwnws.asp?cnlid=13&cat=10&id=0000307493_7JE53ACW836E2V4BZNK8A#ixzz2Ae4lTCnM