益華電腦歡慶成立25周年
益華電腦歡慶成立25周年
2013/07/23-吳冠儀 益華電腦(Cadence)日前在新竹盛大舉行該公司的年度CDNLive使用者大會。隨著半導體產業邁向16奈米FinFET製程以及3D IC技術移轉，與日俱增的設計複雜度，已為EDA業者帶來更多的挑戰，但同時也是發展契機。
適逢Cadence成立25周年紀念，在今年的CDNLive大會上，該公司晶片實現事業群資深副總裁徐季平博士說明了Cadence近年來專注於先進製程研究的成果，以及透過創新技術與穩健的合作夥伴關係，開創了公司的全新局面。此外，台積電、ARM和智原科技等重量級夥伴亦分享了對產業發展的前瞻看法。
益華電腦台灣區總經理張郁禮在開幕致詞時表示，今年是Cadence成立25周年紀念。一直以來，Cadence都是個技術導向的公司，不斷推動創新，而且公司的研發投資金額可說是EDA產業第一，因此，即使在25年之後，仍然保持著歷久彌新的研發動能。
專注研發 致力創新
Cadence晶片實現事業群研發資深副總裁徐季平博士以「推動未來創新」為題，發表專題演說。他表示，隨著製程技術的進展，整體半導體產業鏈都投入的龐大的研發資源進行創新技術的開發。
徐季平強調，要在大公司內持續保持創新動能不是一件容易的事，而Cadence能從2008年的低潮重回成長軌道，可歸因於管理團隊與承諾、財務紀律與執行、大膽投資於技術與人才招募、以及深耕與生態系統夥伴間的關係等四個因素，造就了Cadence今日能以創新技術在先進製程領域重新取得優勢的地位。
他強調，Cadence深知技術研發是EDA業者的根本，近年來公司積極展開了頂尖人才招募計畫，以他負責的矽晶實現部門為例，就吸納了超過百位EDA專業人才，為公司注入了豐沛的創新能量。
另一方面，為了強化IP業務部署，從2010年起，Cadence購併了Denali，今年光是上半年就大筆購併了Cosmic、Tensilica和Evatronix三家公司，力圖建構完整的SoC設計解決方案。
至於與業界夥伴關係的建立，徐季平特別提到Cadence和台積電、ARM之間的緊密合作關係。以今年4月三家公司共同宣布，已合作實現業界第一個16奈米FinFET製程的ARM A57 64位元處理器為例。此外，Cadence光是從去年開始，便以台積電共同進行的將近20個合作計畫，獲得了豐富的成果。
在演講中，徐季平宣布了Cadence推出的最新時序簽核(signoff)解決方案Tempus，這是嶄新的靜態時序分析與收斂工具，透過導入平行時序引擎、路徑式分析等創新技術，能解決複雜晶片開發日益攀升的複雜度與收斂挑戰。
他總結說，進入FinFET製程後，將帶來更多的設計挑戰。但歷史告訴我們，即使業界認為是不可能的任務，最終也能克服困難成為現實。他樂觀看待半導體與EDA產業仍將持續進展，Cadence更將秉持投入創新技術開發的精神，不斷致力於為客戶提供最佳的設計方案。
合作夥伴力挺 台積電、ARM、智原科技共襄盛舉
台積電研發副總經理侯永清的演講主題為「以業界合作開創半導體的未來」，說明台積電近來的技術進展與合作夥伴間的關係。
他指出，人類的生活型態隨著科技不斷進展，行動匯聚、雲端運算、擴增實境、物聯網和無所不在的連接性，這些嶄新概念，將逐漸成為我們未來生活的一部分。要實現這些技術，業界需要開發整合更豐富、多樣化功能的產品。
然而，越來越高的技術複雜度，意味著與業界夥伴建立初期開發合作關係的重要性也更勝以往。台積電正積極強化與設計、EDA、和IP夥伴間的緊密關係，建構堅強的生態系統。
他強調，半導體製程從65奈米一路進展到現今的1x奈米為止，透過業界合作，我們已經跨越了低功耗、High K金屬閘、雙重曝光等挑戰，而現在正企圖解決FinFET與未來的多重曝光問題。
侯永清表示，Cadence是台積電先進製程的長期設計夥伴，兩家公司已合作完成ARM Cortex-A9 20奈米和Cortex-A57 16奈米的晶片開發。目前，台積電20奈米製程已準備進入量產，此外16奈米FinFET設計流程也已經就緒。
他指出，兩家公司透過台積電的開放創新平台(OIP)計畫，已獲得豐碩的合作成果，相信未來在16奈米FinFET以下的製程開發，雙方的合作將扮演更重要的角色。
行動科技重塑生活型態
ARM台灣分公司技術工程總監Tim Whitfield在專題演講中亦強調業界合作的重要性。他指出，預估今年全球智慧型手機出貨量將達到10億台，行動科技已經重塑了我們的生活型態。行動裝置已成為我們與世界連結的一個介面，像NFC、藍牙LE、WiGIG、LTE、物聯網等各種技術的發展，將為我們的未來生活帶來全新面貌。
造就創新產品的背後，是整體系統的設計考量。他強調，在未來以人為導向的開發思維中，設計人員應思索系統要完成的是什麼任務，要透過怎麼樣的智慧整合與標準化介面，才能開發出具差異化特性的產品。
身為處理器核心的領先業者，ARM一直致力於協助晶片業者開發更好的系統單晶片方案，近來也持續強化big.LITTLE、Mali繪圖處理器、實體IP處理器最佳化、以及ARMv8架構等技術的部署。
他認為，未來的行動裝置市場將呈現多樣化發展，各種高、中、低階的智慧型手機將陸續推出，以不同的功能組合滿足各市場區隔消費者的需求。
對ARM來說，推動創新有賴於夥伴關係模型的建立，以涵蓋從感測器到伺服器各種產品的開發，並滿足功率、效能與多樣化選擇的市場需求。
隨著製程進展到20奈米和16奈米FinFET技術，他強調，業界合作將是克服更多建置挑戰的關鍵。ARM和Cadence也已就此展開初期合作計畫，將共同為推進技術進展而努力。
智原實現3億個邏輯閘的SoC建置專案-台灣第一案例
智原科技處長吳坤城則是從使用者的立場，與現場來賓分享了該公司採用Cadence完整先進製程工具，完成高達3億個邏輯閘的SoC專案經驗。
他表示，這個專案的客戶是一家全球知名業者，這顆晶片主要應用於通訊相關領域。智原從2011年開始執行，期間投入了數十位工程師進行開發。
在這顆超過3億邏輯閘的SoC中，共整合了數百個IP，其中亦含很多高速IO。而除了表面顯見的規模與複雜度外，吳處長指出，要完成這樣龐大的設計工具，背後涉及的IT、運算資源更是可觀。而且，設計時不單要考慮線路的建置，包括測試、外部IP驗證、良率、PCB布局設計、熱傳分析、風險管理等層面也都需納入考慮，所有的工作都是重大挑戰。
為了一一克服不同設計階段的挑戰，智原科技建置了新的設計方法，透過階層式(hierarchical)設計、設計流程提升、以及新的異質整合等方法，實現了設計目標。
他接著介紹，智原如何透過分割(partition)和整合方式，大幅縮短了DFT、Signoff、IR-Drop分析、STA檢查等各個設計階段的時程，達到更佳的設計效率。同時，為了整合數量龐大的內部與外部IP，智原還自行開發了SoCompiler工具，能夠更輕鬆地進行重新配置與除錯。
他強調，良好的整合與管理是此專案能成功的重要關鍵，這也證明了，台灣業者能夠有能力執行複雜度更高、規模更龐大的設計。他也期許智原，未來將朝30億個邏輯閘SoC設計能力邁進。
DIGITIMES中文網 原文網址: 益華電腦歡慶成立25周年 http://www.digitimes.com.tw/tw/dt/n/shwnws.asp?cnlid=13&cat=10&id=0000343099_VWG1ZZKO8M7QYTLUA2FFH#ixzz2ZpItJRCu
