益華電腦Tempus時序簽核方案實現高速效能
益華電腦Tempus時序簽核方案實現高速效能
2013/09/18-吳冠儀 為了克服20奈米製程面臨的設計實現挑戰，益華電腦(Cadence)日前發表了全新的靜態時序分析與收斂工具─Tempus Timing Signoff解決方案，以突破性的平行架構解決簽核在效能與容量、準確度和設計收斂的三大挑戰，能夠提供比市場上現有工具快10倍的執行速度，顯著縮短設計收斂時間。
Cadence策略長徐季平博士表示，現行的時序收斂解決方案並沒有跟上設計複雜度的成長，使得時序收斂與signoff得花將近整個實體設計流程40%的時間才能完成，延遲了客戶的產品上市時間。
他解釋說，進入20奈米製程後，mode和corner的數量，即Timing View(時序視圖)，已呈指數性成長，從過去數十個快速增加到數百個以上。影響所及，使執行時間從數小時延長到數天，且大幅增加的設計規模與複雜度使分析容量達到極限。其所增加的margin也使時脈收斂變得困難。
徐季平強調，要解決這些問題，必須從根本上改進演算法與軟體架構。Tempus是市場上第一個採用平行時序引擎的工具，這是架構上的重大突破，能夠延伸到利用多達數百顆CPU，突破現有方案最多只能運用8顆CPU的瓶頸。它也能處理非常大量、涵蓋數百萬處理程序的全平面分析。同時，Tempus還能支援incremental與hierarchical分析，只分析有設計變更的部分，能顯著提升效率。
就準確度來看，Tempus擁有專為先進製程而精心設計的極精準延遲計算引擎及Path-Based-Analysis引擎，能夠降低2%~3%的不良率，使時序收斂縮短到只需幾天時間或幫助減少功耗與面積。
徐季平表示，Tempus將能協助客戶有效縮短設計收斂時間，同時兼具準確度與設計容量需求，能為客戶帶來擁有全新價值的新工具。
DIGITIMES中文網 原文網址: 益華電腦Tempus時序簽核方案實現高速效能 http://www.digitimes.com.tw/tw/dt/n/shwnws.asp?cnlid=13&cat=10&id=0000350077_2XULCCAA8ONSU36EXKSXG#ixzz2fEDjxZWA
