明導設計與驗證 獲TSMC 16nm FinFET認證
明導設計與驗證 獲TSMC 16nm FinFET認證
2014/05/19-吳冠儀 明導(Mentor Graphics)宣布其積體電路設計到製造的整套解決方案，已獲得TSMC 16nm FinFET製程的設計規則手冊(DRM)和1.0版本SPICE模型認證，此認證包括的工具有Calibre物理驗證及可製造性設計(DFM)平台、Olympus-SoC自動布局繞線系統、Pyxis客製化積體電路設計平台以及Eldo SPICE模擬器。
通過使用Olympus-SoC、Calibre產品以實現ARM Cortex-A15 MPCore處理器，明導還成功展示了完整的16nm FinFET數位設計流程。從測試晶片過渡到16nm FinFET設計成果的大量生產，明導已能為客戶提供全面16nm解決方案。
Olympus-SoC自動布局繞線系統使高效設計成為可能，它完整支援所有16nm FinFET的雙重曝光(DP)、DRC及DFM規則、巨集單元(macros)和標準單元(standard cells)的鰭式柵格(fin grid)對齊，以及Vt最小面積規則支援。
新流程還支援低電壓保持時間修正，互連電阻最小化，信號EM修正和MiM電容提取，以解決時序影響，增加管腳的可訪問性及可繞線性。
台積電為明導提供了以基於Calibre PERC產品進行可靠性檢查的16nm產品的設計工具包。使客戶能夠不考慮IP來源，在 IP 及全芯片使用同一個平台及檢查，來分析和修復如靜電釋放(ESD)和閂鎖(LUP)等問題。
Pyxis客製化積體電路設計平台已擴展至可以處理鰭式柵格，提供鰭式柵格顯示，支援保護環(guard rings)，MOS接合規則和設計規則驅動(DRD)布局。Eldo模擬軟體已經升級，以基於台積電最新型的BSIM-CMG和TMI模型，提供準確的FinFET元件和電路級建模。
明導國際矽片設計事業部(Design to Silicon division)副總裁兼總經理Joseph Sawicki表示，明導與台積電的合作，確保明導的軟體可用於16nm FinFET技術，其中包括，與台積電一同持續優化Calibre設計規則檔，以縮短開發週期。
經過共同開發設計出可以滿足16nm FinFET技術要求的產品，明導將學習曲線降至最低限度，並讓設計工程師能夠充分利用台積電的產品，在其產品中創造差異化價值。
台積電設計建構行銷部(Design Infrastructure Marketing Division)資深總監Suk Lee表示，明導之間的合作關係可以達到台積電16nm FinFET的設計需求，同時，持續針對積極的技術藍圖提供量產準備解決方案。
在每一個新的節點上，台積電再次得以證明，開放式創新平台中的生態系統合作是驅動半導體設計產業創新的關鍵所在。
DIGITIMES中文網 原文網址: 明導設計與驗證 獲TSMC 16nm FinFET認證 http://www.digitimes.com.tw/tw/dt/n/shwnws.asp?cnlid=13&cat=10&id=0000378630_FKH5TM2Y4MWP0QLQQECS5#ixzz327VQw8x4
