絡達採用Cadence RTL合成與測試解決方案
絡達採用Cadence RTL合成與測試解決方案
2014/08/06-吳冠儀 益華電腦(Cadence Design Systems, Inc.)宣布絡達科技(Airoha Technology Corp.)採用Cadence Encounter RTL Compiler與Cadence Encounter Test解決方案，在藍牙無線射頻晶片上不僅減少了15%電源消耗，更降低了10%的ATPG(Automatic Test Pattern Generation)測試向量。
Encounter RTL Compiler採用獨家全面對應(global mapping)技術與先進的時鐘閘控電路(clock gating)，降低電源消耗，又不至於犧牲設計的效能。
絡達科技也在這個晶片上採用了Cadence Encounter Conformal Equivalence Checker與Cadence Encounter Digital Implementation System。Encounter RTL Compiler、Encounter Test與Conformal Equivalence Checker的完善整合讓絡達科技能夠從既有流程容易地轉移到更全面的前端設計環境。
絡達科技的執行長暨總經理張志偉博士表示，Cadence提供完善整合的解決方案，容易地在一天之內就將整個第三方合成流程轉移到Encounter RTL Compiler，不僅節省時間更讓工程團隊實現了連續不斷的生產力。由於Cadence解決方案，才得以實現最高品質的晶片、更快速的上市前置時間以及更低的功耗，遠勝過以前的流程。
DIGITIMES中文網 原文網址: 絡達採用Cadence RTL合成與測試解決方案 http://www.digitimes.com.tw/tw/dt/n/shwnws.asp?cnlid=13&cat=10&id=0000389311_CKQ48J8G09098F2AE3GLD#ixzz39ZLmLWnr
