Mentor Graphics推出EZ-VIP包提升測試平台效率
Mentor Graphics推出EZ-VIP包提升測試平台效率
2015/06/29-吳冠儀 Mentor Graphics推出EZ-VIP效率包。此效率包針對使用Questa Verification IP(QVIP)的ASIC和FPGA驗證團隊，可將創建、產生實體、配置和連接QVIP測試平台的時間縮短5倍以上，從而顯著提高效率。這就意味著，驗證團隊可以將更多的時間花在QVIP上，以驗證他們的設計在功能上是否正確。
EZ-VIP包由QVIP Configurator軟體、一個VIP調通服務包和一個全新的EZ-VIP API組成。其中，QVIP Configurator軟體可針對QVIP庫中的所有協議(包括PCIe、AMBA、USB、乙太網、MIPI和記憶體協定)創建、產生實體和配置UVM測試平臺，這樣可以避免手動編寫這些測試平台時所造成的耗時而出錯概率。
在許多驗證項目中，要先創建一個複雜的端到端UVM驗證基礎設施，才能編寫單個測試。此調通服務包充分利用了Mentor協議的專業知識和經驗，從而讓項目團隊可以從正常工作的、已連接的端到端工作測試平台開始。也就是說，驗證團隊可即時高效地進行編寫測試。全新的EZ-VIP API提供可簡單易用的激勵、事務日誌記錄和延遲控制，因此，測試編寫人員可以專注於測試行為，且不會因UVM的複雜性而延誤。
Microsemi Corporation邏輯驗證與ASIC工程經理Sundararajan Haran表示，使用Mentor的QVIP庫後，一直保持著高效率。通過將 Mentor企業驗證平台中的其他工具與VIP、驗證管理和形式化解決方案相結合，能夠對SoC FPGA產品系列中的不同配置進行快速驗證。
Questa VIP庫可向工程師提供標準UVM SystemVerilog(SV)元件，而這些元件使用的通用架構包括了所有支援的協定。因此可允許在一個驗證團隊內快速部署多個協議。測試計畫、符合性測試、測試序列和協議覆蓋範圍都作為SV和XML原始程式碼包含在內，從而允許簡單複用、擴展和調試。Mentor VIP元件還包含一整套協定檢查、錯誤注入和調試功能。
Mentor Graphics設計驗證技術部副總裁兼總經理John Lenyo表示，驗證IP是我們企業驗證平台的關鍵部分，企業驗證平台提供了從虛擬原型設計到模擬、模擬、FPGA原型設計和矽後調試的完整驗證解決方案。使用EZ-VIP效率包意味著Mentor Graphics客戶可以快速、可靠地達成其驗證目標。
DIGITIMES中文網 原文網址: Mentor Graphics推出EZ-VIP包提升測試平台效率 http://www.digitimes.com.tw/tw/dt/n/shwnws.asp?cnlid=13&cat=10&id=0000431550_DPQ4IUFO6QAWZXLN8XLFS#ixzz3ePQHlxGM
