ProPlus以模型與類比驗證技術強化半導體業
ProPlus以模型與類比驗證技術強化半導體業
2012/11/26-孫昌華 環顧積體電路晶片從無到有的歷程，必然涵蓋設計、分析驗證、製造等階段，目前三者皆隨半導體製程技術演進下的製程偏移(Process Variation)及微小尺寸效應，蒙受巨大挑戰；此時唯有憑藉一體通用的模擬引擎，讓三者緊密結合共用相同元件模型資料，才可望克服所有不確定變數，提升終端客戶產品的市場競爭力。
現今絕大多數晶片設計者，都正面臨嚴峻挑戰。首先，其設計成果必須符合性能佳、功耗低、晶片面積小等多重條件；其次則為Time to market，從概念成形到實際佔領市場，前後必須在6~10個月內完成。
再者，晶片功能需求愈顯複雜，可能同時含括DSP、Flash、ADCs/DACs或USB3等各式介面，甚至是混合信號設計，亦使模擬驗證趨於繁複。最後，隨著製程技術的演進發展，導致諸如光學鄰近效應修正(OPC)、鄰近效應(Proximity)或機械應力(Mechanical Stress)等「可製造性設計(DFM)」議題增加，使得「晶片良率導向設計(Design for Yield；DFY)」實踐難度提升，不但致使成本墊高，也增添諸多不確定性。
然而頭痛的不只是晶片設計者，即使EDA工具提供者，也面臨諸多挑戰；特別是在最近10年，工具的發展大多均由客戶所驅動，逐漸喪失技術前瞻性，使得多數功能都源自「Ad-hoc」而誕生、並非取自「精心設計」，因此不管在性能、容量或精確度，都經常無法滿足晶片設計者的期望，迫使設計週期為之延宕。
處於各項難題接踵而至的今日，以BSIMProPlus元件模擬解決方案市場佔有率第一名達18年的ProPlus，非常清楚客戶的心聲，理解客戶需要採用更加精良的DFY解決方案，以便精準預測製程偏移對電路性能與良率的影響，並渴望透過更為先進的SPICE模型技術，以及高準確度、高性能、大容量的先進SPICE模擬驗證技術，加快產品模擬驗證效率。
有鑑於此，ProPlus於日前落幕(11月6日)的2012年技術研討會中，一舉端出多道有助用戶化解難題的解決方案。其中包括採用IBM授權HighSigma專利技術的HighSigmaPro加上NanoYield整合式晶片良率導向設計解決方案，有效填補Monte Carlo之於High-Sigma分析的罩門；以及最新打造的NanoSpice模擬引擎，其不僅可內嵌於NanoYield、大幅提升統計模擬速度，降低license成本，亦可內嵌在BSIMProPlus，幫助用戶從原本元件模型的表像格局，縱深到第二階Macro Model(Sub–Circuit)層次，以利滿足先進製程下高階元件模型建立的要求，並克服諸如後段佈局驗證(Post-Layout)等重大挑戰。
NanoSpice這套SPICE模擬引擎，非常適合扮演橋接半導體設計、分析、製造三大流程的關鍵角色，亦是驅動Silicon-to-Silicon DFY的重要利器。
令用戶驚艷的加速模擬驗證 縮短設計週期
ProPlus執行董事長劉志宏博士指出，由於晶片設計愈趨複雜，在於容量、精確度與性能等要求不斷攀升，導致施作電路模擬的難度增加，倘若模擬驗證的技術流程未經改善，必將迫使驗證週期隨之拖長，對晶片設計效率影響至鉅；在此情況下，模擬驗證工具軟體一直是電路設計者永遠無法滿足而需要克服的瓶頸。
其間最主要癥結在於，電路模擬牽涉的內容過於繁複，無論製程、電壓或溫度，在在都是問題，連帶凸顯Post-Layout的重要性；但從電路設計到晶片製造的變數少則十餘個、多則上千個，看似唯有運用蒙地卡羅(Monte Carlo)分析法則，才足以解決難題，但此分析過程往往耗費極冗長時間，頗令業者為之頭疼。
此外，對於電腦運算而言，如何將線性型電路轉換為矩陣並快速求解得到結果，堪稱是另一核心課題，因此必須加快不斷更新矩陣內容的速度，才能提升系統求解速度；在此之中，舉凡Loading、Solving無疑都是至為關鍵的流程，亦是近十多年來SPICE模型提供者致力改善之重點，因而促成元件模擬技術的日新月異，從早期的BSIM1、BSIM3、BSIM4、PSP持續推移。然而畢竟矩陣求解時間，與電路節點數量的1~2次方維持正比關係，所以在節點數目持續激增的同時，提升Solving速度的困難性也隨之攀高，單憑元件解析度(Device Resolution)的強化，顯然有所不足，必須轉換至有別以往的全新思維。
於是用以描寫類比電路行為模型(Behavioral Model)的Verilog-A模型，開始受到關注矚目，主要是因為傳統的電晶體層級模擬，往往礙於數位電路複雜度太高，難以加快模擬速度，此時提升抽象層次、朝向行為模型的解法，似乎也是縮減模擬時間的可行之路。
因此劉志宏博士認為，模擬器不宜僅是支援SPICE模型，亦需支援Verilog-A模型，才可完整滿足用戶需求；但他仍不忘提醒，其實相較於性能表現優異的BSIM3或BSIM4，Verilog-A模擬效率一般都慢了2至數倍左右，加速效果未必突出。
DIGITIMES中文網 原文網址: ProPlus以模型與類比驗證技術強化半導體業 http://www.digitimes.com.tw/tw/dt/n/shwnws.asp?cnlid=13&cat=10&id=0000313010_ISML0FYN2GMYB0LRJNQJH#ixzz2DHotAp1I
